(Podsumowanie wygenerowane przez AI na bazie pełnej treści ogłoszenia rekrutacyjnego)
Oferta dotyczy rozwoju warstwy fizycznej systemów radiowych z wykorzystaniem VHDL, VERILOG, FPGA w środowisku Vivado/ISE. Obejmuje analizę, implementację modulacji, kodowania, synchronizacji, opracowywanie i weryfikację algorytmów SDR oraz integrację warstw systemu komunikacyjnego. Wymagana jest znajomość debugowania FPGA i podstaw Pythona. Oferowane benefity to m.in. prywatna opieka medyczna, dofinansowanie szkoleń oraz zniżki na studia i ubezpieczenie na życie.




Klikając w przycisk „Aplikuj” potwierdzasz, że zapoznałeś(‑łaś) się i akceptujesz Regulamin serwisu.
Tak pracodawca przetwarza Twoje dane
This site is protected by reCAPTCHA and the Google Privacy Policy and Terms of Service apply.
Brakuje Ci informacji?